

Rec'd PCT/PTO 04 JAN 2005

PCT/JP 03/08227

日本国特許庁  
JAPAN PATENT OFFICE

27.06.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日  
Date of Application: 2002年 7月 8日

REC'D 15 AUG 2003

出願番号  
Application Number: 特願 2002-198928

WIPO PCT

[ST. 10/C]: [JP 2002-198928]


出願人  
Applicant(s): 株式会社豊田自動織機  
新潟精密株式会社

PRIORITY DOCUMENT  
SUBMITTED OR TRANSMITTED IN  
COMPLIANCE WITH  
RULE 17.1(a) OR (b)

2003年 8月 1日

特許庁長官  
Commissioner,  
Japan Patent Office

今井康夫



【書類名】 特許願  
【整理番号】 2001TJ065  
【提出日】 平成14年 7月 8日  
【あて先】 特許庁長官殿  
【国際特許分類】 H01L 21/82  
H04B 1/06

## 【発明者】

【住所又は居所】 新潟県上越市西城町2丁目5番13号 新潟精密株式会  
社内

【氏名】 宮城 弘

## 【特許出願人】

【識別番号】 000003218

【氏名又は名称】 株式会社豊田自動織機

## 【特許出願人】

【識別番号】 591220850

【氏名又は名称】 新潟精密株式会社

## 【代理人】

【識別番号】 100074099

## 【弁理士】

【氏名又は名称】 大菅 義之

【電話番号】 03-3238-0031

## 【手数料の表示】

【予納台帳番号】 012542

【納付金額】 21,000円

## 【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9005945

【包括委任状番号】 0118621

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路及び半導体集積回路の製造方法

【特許請求の範囲】

【請求項 1】 AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETとからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備える半導体集積回路。

【請求項 2】 AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETとからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備え、前記第1のPチャネルMOSFET、第2のPチャネルMOSFET及びCMOSデジタル回路をCMOSプロセスにより同一回路基板上に形成する半導体集積回路。

【請求項 3】 AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETに一定のバイアスを与えるバイアス回路とからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備え、前記第1 PチャネルMOSFET、バイアス回路及びCMOSデジタル回路をCMOSプロセスにより同一回路基板上に形成する半導体集積回路。

【請求項 4】 AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETと、前記第1のPチャネルMOSFETに一定のバイアスを与えるバイアス回路とからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備え、前記第1 PチャネルMOSFET、第2 PチャネルMOSFET、バイアス回路及びCMOSデジタル回路をCMOSプロセスにより同一回路基板上に形成する半導体集積回路。

【請求項 5】前記第2のPチャネルMOSFETの増幅度を制御するAGC回路を備える請求項1、2または4記載の半導体集積回路。

【請求項 6】前記バイアス回路は、前記第1のPチャネルMOSFETとカレントミラー回路を構成する第3のMOSFETを有する請求項2、3、4または5記載の半導体集積回路。

【請求項 7】前記バイアス回路は、前記第1のPチャネルMOSFETとカレントミラー回路を構成する第3のMOSFETを有し、該第3のMOSFETのチャネル幅と、前記第1のPチャネルMOSFETのチャネル幅との比が $1:k$  ( $k \geq 1$ ) の関係となるようにした請求項6記載の半導体集積回路。

【請求項 8】前記バイアス回路は、ソースが電源電圧に接続され、ドレインが定電流源に接続され、該定電流源にゲートが接続されている請求項6または7記載の半導体集積回路。

【請求項 9】AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETと、

CMOSデジタル回路とをCMOSプロセスにより同一回路基板上に形成する半導体集積回路の製造方法。

【請求項 10】前記第2のPチャネルMOSFETの増幅度を制御するAGC回路を設ける請求項9記載の半導体集積回路の製造方法。

【請求項 11】前記第2のPチャネルMOSFETとカレントミラー回路を構成する第3のMOSFETを形成し、該第3のMOSFETのチャネル幅と、前記第1のPチャネルMOSFETのチャネル幅との比が $1:k$  ( $k \geq 1$ ) の関係となるようにした請求項9記載の半導体集積回路の製造方法。

#### 【発明の詳細な説明】

##### 【0001】

##### 【発明の属する技術分野】

本発明は、AM放送信号を増幅する增幅回路を有する半導体集積回路及びその製造方法に関する。

##### 【0002】

### 【従来技術】

図5に、従来のAM放送受信回路の構成を示す。図5(a)は同調回路形式の構成を示し、図5(b)は非同調回路形式の構成を示す。

図5(a)に示す同調回路形式のAM放送受信回路は、コンデンサ101と、抵抗102と、信号增幅用のFET(Field Effect Transistor)103と、同調回路104と、IC106とから構成されている。このうちコンデンサ101、抵抗102、信号增幅用のFET103および同調回路104によってRFアンプが構成される。

### 【0003】

ここで、コンデンサ101は、図示しないアンテナから入力されるAM放送信号の直流分をカットするためのものであり、同調コンデンサC1および同調コイルL1, L2により構成される。この同調回路104の一端は電源Vccに接続されている。また、IC106は、同調回路104から出力されたRF増幅信号を入力し、ミキシング、周波数変換などを含むAM放送受信に必要な後段の信号処理を行うものである。

### 【0004】

また、図5(b)に示すように、非同調回路形式のAM放送受信回路は、コンデンサ101と、抵抗102と、信号增幅用FET103と、結合コンデンサ105と、IC106と、コイル107とから構成されている。このうちコンデンサ101、抵抗102、信号增幅用FET103、結合コンデンサ105およびコイル107によってRFアンプが構成される。

### 【0005】

#### 【発明が解決しようとする課題】

近年、2.4GHz帯や5GHz帯などの高周波信号を扱う無線端末において、RF回路の集積化が進められ、これまでアナログの個別部品としてチップ外に実装されていたRF回路をMOS技術により1チップにまとめたLSIが開発されている。また、76MHz～90MHzの周波数帯を使用するFM放送用の受信機においても、RF回路をMOS技術で集積したLSIが開発されている。これらの1チップに集積されるRF回路の中にはRF受信アンプも含まれている。

**【0006】**

これに対して、530K～1710KHzの中波帯、153K～279KHzの長波帯などの低周波信号を使うAM放送の受信機では、その周波数帯がフリッカ雑音成分の大きい領域にあるので、MOSFETでRFアンプを構成することが難しいと考えられていた。

**【0007】**

そのため、従来は、図5に示すようにRFアンプに接合型FET (JFET) 103を用い、あるいはJFETとバイポーラトランジスタを組み合わせてAM放送受信機のRFアンプを設計していた。

しかしながら、JFETは、MOSとは製造プロセスが異なるために1チップに集積化できず、IC106のチップ外に個別部品として実装されていた。その結果、高周波無線端末のRF回路を小型化することができないという問題点があった。

**【0008】**

また、AM增幅回路は微少信号の増幅を行うので、電源電圧の変動等に対して安定したバイアスをFETに与えることが望まれている。

本発明の課題は、AM放送信号を増幅する増幅回路と、CMOSデジタル回路を1チップに集積することである。

**【0009】**

本発明の他の課題は、AM増幅回路のバイアスを安定化することである。

**【0010】****【課題を解決するための手段】**

本発明の半導体集積回路は、AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETとカスコード接続される第2のPチャネルMOSFETとからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備える。

**【0011】**

この発明によれば、PチャネルMOSFETを使用することでAM放送信号を増幅する増幅回路のフリッカノイズを低減させ、さらにAM放送信号の増幅回路

とCMOSデジタル回路を、例えば、CMOSプロセスにより1チップに集積することができる。

#### 【0012】

本発明の他の半導体集積回路は、AM放送信号を増幅する第1のPチャネルMOSFETと、前記第1のPチャネルMOSFETに一定のバイアスを与えるバイアス回路とからなるAM放送信号の増幅回路と、CMOSデジタル回路とを備え、前記第1PチャネルMOSFET、バイアス回路及びCMOSデジタル回路をCMOSプロセスにより同一回路基板上に形成した。

#### 【0013】

この発明によれば、AM放送信号を増幅する増幅回路のフリッカノイズを低減させ、かつAM放送信号の増幅回路とCMOSデジタル回路をCMOSプロセスにより1チップに集積することができる。また、電源電圧の変動等に対して安定したバイアスを第1のPチャネルMOSFETに与えることができる。

#### 【0014】

上記の発明において、前記第2のPチャネルMOSFETの増幅度を制御するAGC回路を備える。

このように構成することで、例えば、受信信号レベルに応じて第2のPチャネルMOSFETの増幅度をAGC制御することができる。

#### 【0015】

上記の発明において、前記バイアス回路は、前記第1のPチャネルMOSFETとカレントミラー回路を構成する第3のMOSFETを有する。

このように構成することで、例えば、第1のPチャネルMOSFETを流れる電流と、第3のMOSFETを流れる電流を一定の比例関係に設定できる。これにより、電源電圧の変動等に対して第1のPチャネルMOSFETのバイアスを安定化できる。

#### 【0016】

上記の発明において、前記バイアス回路は、前記第1のPチャネルMOSFETとカレントミラー回路を構成する第3のMOSFETを有し、該第3のMOSFETのチャネル幅と、前記第1のPチャネルMOSFETのチャネル幅との比

が $1:k$  ( $k \geq 1$ ) の関係となるようにする。

### 【0017】

このように構成することで、例えば、チャネル長を同一にしたときに、第3のMOSFETに流れる電流のk倍の電流を第1のPチャネルMOSFETに流すことができ、かつ第1のPチャネルMOSFETのバイアスを安定化できる。

上記の発明において、前記バイアス回路は、ソースが電源電圧に接続され、ドレインが定電流源に接続され、該定電流源にゲートが接続されている。

### 【0018】

このように構成することで、第3のMOSFETに流れる電流を一定にできるので、第1のPチャネルMOSFETに流れる電流を一定に保つことができる。これにより、電源電圧の変動等に対して第1のPチャネルMOSFETの動作点を安定にできる。

### 【0019】

#### 【発明の実施の形態】

以下、本発明の実施の形態を図面を参照しながら説明する。

図1は、本発明の第1の実施形態のAM放送信号を増幅するRF增幅回路21の回路構成を示す図である。

### 【0020】

図1に示すように、コンデンサ1の一端には、図示しないアンテナで受信されるAM放送信号が入力される。このコンデンサ1の他端はPチャネルMOSFET(第1のPチャネルMOSFET)4のゲートに接続されている。コンデンサ1は、AM放送信号の直流分をカットするためのものである。

### 【0021】

PチャネルMOSFET4のゲートには、電源電圧を抵抗2と抵抗7とにより分圧した電圧がバイアス電圧として供給される。抵抗2と抵抗7は直列に接続され、抵抗2の他端は電源Vccに接続され、抵抗7の他端は接地されている。

PチャネルMOSFET(第2のPチャネルMOSFET)5は、PチャネルMOSFET4とカスケード接続されている。PチャネルMOSFET5のゲートには、電源Vccに接続された抵抗3と、後述するNチャネルMOSFET9

のドレインが接続されている。さらに、PチャネルMOSFET5のゲートにはバイパスコンデンサ10が接続され、そのコンデンサ10の他端は接地されている。

### 【0022】

PチャネルMOSFET4とPチャネルMOSFET5とをカスコード接続することで、PチャネルMOSFET4のゲートとソース間の帰還容量を小さくし、PチャネルMOSFET4の高周波特性を改善している。

PチャネルMOSFET5のドレインには同調回路6が接続されている。同調回路6は、同調コンデンサC1および同調コイルL1, L2により構成され、PチャネルMOSFET5から出力されるAGC制御されたAM放送信号を周波数選択して出力する回路である。なお、同調コンデンサC1及び同調コイルL1, L2の他端は接地されている。

### 【0023】

上記のPチャネルMOSFET4及び5でAM放送信号を増幅するRF増幅回路21を構成している。

NチャネルMOSFET8のドレインには、図示しないAGC (Auto Gain control) 回路から、RF増幅回路21のゲインを制御するためのAGC電流IAGCが入力している。NチャネルMOSFET8のドレインとゲートは接続され、ソースは接地されている。

### 【0024】

NチャネルMOSFET9のゲートは、NチャネルMOSFET8のゲートと接続されている。さらに、ドレインはPチャネルMOSFET5のゲートに接続され、ソースは接地されている。

NチャネルMOSFET8とNチャネルMOSFET9はカレントミラー回路を構成しており、NチャネルMOSFET8のドレインに流入するAGC電流IAGCに比例した電流がNチャネルMOSFET9を流れる。

### 【0025】

これにより、AGC回路から出力されるAGC電流IAGCによりPチャネルMOSFET5のバイアス電圧が変化し、PチャネルMOSFET5の増幅度が制

御され、出力されるR F信号のレベルが変化する。

なお、PチャネルMOSFET5のゲートは必ずしもAGC制御する必要はなく、例えば固定バイアスであっても良い。

#### 【0026】

上述したR F增幅回路21は、ミキシング、周波数変換などを含むAM放送受信に必要な後段の信号処理を行う回路並びに後述するラッチ回路、シフトレジスタ等のデジタル回路と共に1チップに集積され、同調回路6の出力信号は、後述するミキサ回路等に出力される。

#### 【0027】

次に、上記のように構成したR F增幅回路21の動作を説明する。

図示しないアンテナより入力したAM放送信号は、直流成分がコンデンサ1でカットされ、交流成分がPチャネルMOSFET4で増幅される。そして、PチャネルMOSFET4から出力されるR F信号が、AGC制御されたPチャネルMOSFET5により一定レベルに増幅され同調回路6に出力される。

#### 【0028】

すなわち、NチャネルMOSFET8のソース電流IAGCに対応する電流I1がNチャネルMOSFET9のドレインに流れる。電流IAGCの値が大きくなると、対応する電流I1の値も大きくなり、PチャネルMOSFET5のバイアス電圧が変化する。これにより、PチャネルMOSFET4のドレイン-ソース間電圧VDSが変化し、このVDSを下げてゲインを制御する。

#### 【0029】

第1の実施形態のAM放送用増幅回路によれば、PチャネルMOSFET4とPチャネルMOSFET5をカスコード接続することで、PチャネルMOSFET4のソース-ゲート間の帰還容量Cgdを小さくできる。これにより、PチャネルMOSFET4の高周波特性を改善し、増幅回路21の安定度を高めることができる。

#### 【0030】

さらに、PチャネルMOSFET5のゲートにAGC回路の出力を接続することで、AGC信号によりPチャネルMOSFET5の増幅度を制御してR F信号

のレベルを一定にすることができます。

同調回路6は、第2のPチャネルMOSFET5から出力された一定レベルのRF信号を高周波增幅して、次段の図示しないミキサに出力する。ミキサや周波数変換部を含む以降の信号処理回路（図示せず）では、AM放送受信に必要な残りの処理を行って入力信号の選局を行うとともに、出力段において増幅、検波などを行って音声信号として出力する。

### 【0031】

図2は、PチャネルMOSFETからなるAM放送用增幅回路21と、CMOSデジタル回路とを1チップに集積したAM受信機用IC（半導体集積回路）31のブロック図である。

このAM受信機用IC31は、アンテナ12から入力される信号に対して周波数選択等を行う入力回路23と、AM放送信号を増幅するRF増幅回路21と、RF増幅回路21で増幅されたAM放送信号を中間周波数に変換するMIX回路24等からなるFM、AM受信回路と、ラッチ回路25、シフトレジスタ26、PLLシンセサイザー27、周波数カウンタ28等からなるCMOSデジタル回路とを、CMOSプロセスにより1チップ上に形成している。

### 【0032】

次に、図3は、JFETと、PチャネルMOSFETと、NチャネルMOSFETのフリッカ雑音特性を示す図である。

図3に示すように、MOS半導体の内部雑音であるフリッカ雑音は、そのノイズレベルが周波数に反比例して大きくなる。したがって、扱う信号がAM放送のような低周波信号の場合にRFアンプをMOS回路で構成すると、ノイズレベルはJFETを用いる場合に比べて大きくなる。

### 【0033】

しかし、NチャネルMOSFETとPチャネルMOSFETとを比較した場合、PチャネルMOSFETはNチャネルMOSFETに比べて低周波領域でもノイズレベルが小さくなっている。本実施の形態では、AM放送信号の増幅を行うRF増幅回路21をPチャネルMOSFETにより構成することで、フリッカ雑音のレベルを比較的小さく抑えている。

**【0034】**

しかも、PチャネルMOSFETは、CMOSの製造プロセスで作ることがで  
きるので、RF增幅回路21を含むAM放送信号の受信回路及びラッチ回路25  
、シフトレジスタ26等のCMOSデジタル回路を1チップに集積することができ  
、受信機の回路を小型化できる。また、同じCMOSプロセスで無線機の回路  
全体を製造することができるので、製造工程を簡略化して製造コストを削減する  
こともできる。

**【0035】**

次に、図4は、本発明の第2の実施の形態のRF増幅回路31の構成を示す図  
である。なお、図4の説明において、図1と同じ部分には、同じ符号を付けてそ  
の説明を省略する。

図4の回路と、図1の回路の異なる点は、PチャネルMOSFET5のゲート  
に、図示しないAGC回路から出力されるAGC制御電圧VAGCが入力してい  
る点と、PチャネルMOSFET4とカレントミラー回路を構成するバイアス回  
路42を設けた点である。

**【0036】**

図4において、PチャネルMOSFET5のゲートには、抵抗40を介してA  
GC制御電圧VAGCが入力している、このAGC制御電圧VAGCに応じてP  
チャネルMOSFET4のドレイン-ソース間電圧VDSが変化し、このVDS  
を下げてゲインを制御している。なお、 $VDS = Vcc - (VAGC + VGS5)$   
であり、VGS5は、PチャネルMOSFET5のゲート-ソース間電圧であ  
る。

**【0037】**

バイアス回路42は、定電流源44を含むPチャネルMOSFET43からな  
る。

PチャネルMOSFET43は、ソースが電源Vccに直接接続され、ドレイ  
ンが定電流源44に接続され、ゲートがドレンと接続されている。さらに、P  
チャネルMOSFET4のゲートは、抵抗45を介してPチャネルMOSFET  
4のゲートに接続されている。

**【0038】**

PチャネルMOSFET43のゲートに直列に接続される抵抗45は、AM放送信号がPチャネルMOSFET43側に回り込まないようにするために、PチャネルMOSFET4の入力インピーダンスを上げるためのものである。

PチャネルMOSFET4とPチャネルMOSFET43はカレントミラー回路を構成しているので、両者のチャネル面積が等しいときには流れる電流は等しくなる。

**【0039】**

そこで、PチャネルMOSFET4のチャネル長をL1、チャネル幅をW1、PチャネルMOSFET43のチャネル長をL2、チャネル幅をW2としたときに、 $L_1 = L_2$ 、 $W_1 = k \cdot W_2$  ( $k \geq 1$ 、実施の形態では、kは1より大きな定数) の関係が成り立つようにそれぞれのチャネル長及びチャネル幅を設定する。なお、定数kはカスコード接続された第1のPチャネルMOSFET4のゲインが最適となるように設定する。

**【0040】**

第2の実施の形態のRF増幅回路41は、上述した第1の実施の形態と同様に、AM放送信号を増幅するためのPチャネルMOSFET4とPチャネルMOSFET5をカスコード接続することで、PチャネルMOSFET4の帰還容量を小さくしてRF増幅回路41の安定度を高めることができる。

**【0041】**

また、PチャネルMOSFET4とバイアス回路42のPチャネルMOSFET43とでカレントミラー回路を構成することで、PチャネルMOSFET4に安定したバイアスを供給することができる。これにより、電源電圧の変動等に対してPチャネルMOSFET4のバイアスを安定化できる。

**【0042】**

さらに、バイアス回路42のPチャネルMOSFET43のチャネル幅を、PチャネルMOSFET4のチャネル幅の $1/k$ に設定することで、PチャネルMOSFET43に $1/k$ の電流を流したときに、PチャネルMOSFET4にそのk倍の電流を流すことができる。また、PチャネルMOSFET43のドレイ

ンに定電流源44を接続することで、PチャネルMOSFET43に流れる電流を一定にできる。これにより、電源電圧の変動、温度変化等に対してPチャネルMOSFET4の動作点を安定化できる。

#### 【0043】

本発明は、上述した実施の形態に限らず、以下のように構成しても良い。

(1) 本発明に係るAM放送信号の增幅回路は、AM受信機用ICに限らず、より高い周波数に対応した無線回路を有する、携帯電話機及び無線LAN等に用いられる通信用ICに搭載しても良い。

(2) バイアス回路42は、PチャネルMOSFET、あるいはNチャネルMOSFETと、電流源44とからなるカレントミラーレース回路に限らず、バイアスを安定化できる回路であればどのような回路でも良い。

#### 【0044】

##### 【発明の効果】

本発明によれば、AM放送の周波数帯域におけるフリッカノイズを抑制し、かつAM放送信号の增幅回路とCMOSデジタル回路とを1チップに集積することができる。さらに、バイアス回路を設けることで、電圧電圧の変動等に対してバイアスを安定化できる。

##### 【図面の簡単な説明】

###### 【図1】

第1の実施の形態のRF増幅回路の回路構成を示す図である。

###### 【図2】

第1の実施の形態のAM受信機用ICのブロック図である、

###### 【図3】

フリッカノイズの説明図である。

###### 【図4】

第2の実施の形態のRF増幅回路の回路構成を示す図である。

###### 【図5】

従来のAM放送受信回路の構成を示す図である。


##### 【符号の説明】

4, 5, 43 PチャネルMOSFET  
8, 9 NチャネルMOSFET  
6 同調回路  
21, 41 RF増幅回路  
25 ラッチ回路  
26 シフトレジスタ  
27 PLLシンセサイザー  
44 定電流源


【書類名】

図面

【図1】




【図2】




【図3】


## フリッカ雑音の特性




【図4】



【図5】



(a) 同調回路形式



(b) 非同調回路形式

【書類名】 要約書

【要約】

【課題】 AM放送信号を増幅する増幅回路と、 CMOSデジタル回路とを1チップに集積する。

【解決手段】 AM放送信号を増幅するRF増幅回路21を、 カスコード接続されたPチャネルMOSFET4及び5で構成する。 カスコード接続することでPチャネルMOSFET4のソース、 ゲート間の帰還容量を小さくし、 安定に動作させることができる。 さらに、 AM放送信号の増幅回路をPチャネルMOSFETで構成することで、 フリッカ雑音を低減し、 かつCMOSデジタル回路と同じCMOSプロセスで製造することができる。

【選択図】 図1

特願 2002-198928

出願人履歴情報

識別番号 [000003218]

1. 変更年月日 2001年 8月 1日

[変更理由] 名称変更

住所 愛知県刈谷市豊田町2丁目1番地  
氏名 株式会社豊田自動織機

特願2002-198928

出願人履歴情報

識別番号 [591220850]

1. 変更年月日 1996年 5月 9日

[変更理由] 住所変更

住所 新潟県上越市西城町2丁目5番13号  
氏名 新潟精密株式会社